

Κεφάλαιο 2

Τρόποι διαχείρισης της πολυπλοκότητας

- Αφαίρεση (Abstraction)

Πληροφορίες οι οποίες δεν είναι σημαντικές πρέπει να απομυθίζονται

Επίσης αφαίρεση Υ/Σ

9^ο Προγραμματισμός εφαρμογών // προγράμματα

8^ο Λειτουργικά συστήματα // προγράμματα οδήγησης, διατάξεις/ομαδοποίησης

7^ο Αρχιτεκτονική // εντολές / μεταχωρητές

6^ο Μικρο - αρχιτεκτονική // Διαδρομής δεδομένων / Εί/εξυγεί

5^ο Ποιότητα // Αθροιστές, μνήμες

4^ο Ψηφιακά κυκλώματα // πύλες AND, πύλες NOR

3^ο Αναλογικά κυκλώματα // Ενισχυτές, φίλτρα

2^ο Διατάξεις // τρανζίστορ, διαόδους

1^ο Φυσική // ηλεκτρονία

- Πειθαρχία (Discipline)

► Η πειθαρχία ορίζεται ως ο εσωτερικός περιορισμός των σχεδιαστικών επιλογών ενός ατόμου με σκοπό την πιο παραγωγική εργασία σε ένα υψηλότερο επίπεδο αφαίρεσης

► Τα ψηφιακά κυκλώματα προτιμώνται από τα αναλογικά επειδή είναι πιο εύκολα στη σχεδίασή τους και έχουν τελικά καλύτερες επιδόσεις από τα αντίστοιχα αναλογικά συστήματα σε πολλές εφαρμογές.

- Τα τρία «Α»

- Ιεραρχία

► Περιλαμβάνει την συνεχή υποδιαίρεση ενός συστήματος σε υπομονάδες μέχρι αυτές να είναι εύκολα κατανοητές και υλοποιήσιμες.

Παράδειγμα: PC // 3 βασικές υπομονάδες

• οθόνη

• πληκτρολόγιο

• tower

Υπομονάδα ταχυτήτων

- Τμηματικότητα (modularity)

► Ορίζει ότι οι υπομονάδες πρέπει να έχουν καθαρά ορισμένες λειτουργίες και διασυνδέσεις, έτσι ώστε να μην δημιουργηθεί πρόβλημα στην επικοινωνία τους.

π.χ η σαφής καθορισμένη λειτουργία των ΜΒ.

- Κανονικότητα (regularity)

► αποσκοπεί στο να υπάρχει ομοιομορφία μεταξύ των λειτουργικών μονάδων.

- Οι κοινές ομάδες επαναχρησιμοποιούνται πολλές φορές

► Εξοικονώνεται ο αριθμός των διαφορετικών μονάδων που πρέπει να σχεδιαστούν

π.χ ένας usb controller χρησιμοποιείται για 2/3 θύρες usb. έχοντας πολλούς ίδιους usb controller αυτών τις διαθεσιμής θύρες usb.

Αναλογικά συστήματα

VS

Ψηφιακά (υποπλοή αναλογικών συστημάτων)

• Επεξεργάζονται συνεχή ηλεκτρικά σήματα που μεταβάλλονται σαν συναρτήσεις του χρόνου

► Ισοτιμίες μεταβλητών = συνεχείς

• Απολύνουν την «ψηφιακή αφαίρεση»

► Οι μεταβλητές παίρνουν

πεπερασμένο πλήθος

διακριτών τιμών

► Επεξεργάζονται διακριτά ηλεκτρικά σήματα / λαμβάνουν

και 2 διακριτές τιμές {0/Low/True / 1/High/False

► Μεταφορά 1 bit (binary digit) πληροφορίας

Μεταφορά πληροφορίας

► $D = \log_2 N$: ποσότητα πληροφορίας D σε ψηφία μεταβλητή διακριτών τιμών με N διαφορετικές καταστάσεις
μονάδα μέτρησης D: bit.

Αριθμητικά συστήματα

δυναδισό $\rightarrow$ δεκαδισό

$$10110_2 = 0 \cdot 2^0 + 1 \cdot 2^1 + 1 \cdot 2^2 + 0 \cdot 2^3 + 1 \cdot 2^4 = 2 + 4 + 16 = 22_{10}$$

δεκαδισό $\rightarrow$ δυναδισό

84_{10}

$$84/2 = 42, u=0$$

$$42/2 = 21, u=0$$

$$21/2 = 10, u=1$$

$$10/2 = 5, u=0$$

$$5/2 = 2, u=1$$

$$2/2 = 1, u=0$$

$$1/2 = 0, u=1$$

$$84_{10} = 1010100_2$$

Εύρος τιμών ενός αριθμού με N ψηφία

• Δεκαδισός αριθμός N ψηφίων

► τιμές: 10^N

► εύρος: $[0, 10^N - 1]$

π.χ. δεκαδ. αρ. 3 ψηφίων $10^3 = 1000$ πιθανές τιμές

Εύρος $[0, 999]$

• Δυναδισός αριθμός N ψηφίων

► τιμές: 2^N

► εύρος: $[0, 2^N - 1]$

π.χ. δυναδ. αρ. 3 ψηφίων $2^3 = 8$ πιθανές τιμές

Εύρος $[0, 7] = [000_2 \text{ to } 111_2]$

Δεκαεξαδικοί αριθμοί (hexadecimal)

► Εξομοίωση αναπαράστασης δυαδικού αριθμού

► Κάθε δεκαεξαδικός αντιστοιχεί σε έναν τετρακτήριο δυαδικό

Δεκαεξαδικός	Δεκαδικός	Δυαδικός
0	0	0000
1	1	0001
2	2	0010
3	3	0011
4	4	0100
5	5	0101
6	6	0110
7	7	0111
8	8	1000
9	9	1001
A	10	1010
B	11	1011
C	12	1100
D	13	1101
E	14	1110
F	15	1111

1.4.4 Byte, Nibble και τα συνώνυμα

byte → κάθε ομάδα των 8 bit

→ αναπαράγει μία από τις $2^8 = 256$ πιθανές τιμές

• το πλήθος των δεδομένων που αποθηκεύεται σε ένα Η/Υ μετράται σε byte!

nibble → κάθε ομάδα των 4 bit ή μισού byte

→ αναπαράγει μία από τις $2^4 = 16$ δυνατές τιμές


• δεν χρησιμοποιούνται πλέον ως μονάδα.

μικροεπεξεργαστές → χειρίζονται δεδομένα σε τεμάχια

↓
ονομαζόμενα
λέξεις (words).

μέγεθος λέξης → αρχιτεκτονική μικροεπεξεργαστή.

- η πλειονότητα των Η/Υ διακρίνει επεξεργαστές 64 bit →
επεξεργάζονται πρώτες ως λέξεις των 64 bit.



Κατά προσέγγιση υπολογισμός δυναμείων του 2

π.χ

$$2^{24} = 2^{20} \cdot 2^4 = 1.000.000 \cdot 16 \approx 16.000.000$$

πολλαπλασιάζω το 16

Προσημασμένοι δυαδικοί αριθμοί

► μέθοδος προσημίου - μέγεθους π.χ $S_{10} = 1010_2 = 01010_2$

► μέθοδος συμπληρωμάτων ως προς το 2

π.χ

$$\begin{array}{r} 2_{10} = 0010_2 \\ - 2_{10} = 1101_2 \\ \hline 0001 \\ \hline 1110_2 \end{array}$$

Εύρος τιμών για αριθμούς των N bit

Σύστημα

Εύρος τιμών

Μη προσημασμένοι

$$[0, 2^N - 1]$$

Προσημασμένοι

$$[-2^{N-1}, 2^{N-1} - 1]$$


Συμπληρωμάτων ως προς 2

$$[-2^{N-1}, 2^{N-1} - 1]$$

Λογικές πύλες

↳ ψηφιακά συστήματα που εκτελούν πράξεις με δυαδικές μεταβλητές.

Πύλη NOT.




$$Y = \bar{A} \quad \text{Εξίσωση Boolean}$$

A	Y
0	1
1	0

Αντίστροφο αλάνθωμα

Απομονωτής (buffer)




$$Y = A$$

• η λειτουργία αφαίρεσης
απομονώνει τον πραγματικό
δυαδικό και απομονώνει
• στο επίπεδο της αναλογίας

(σχέδια) μπορεί να έχει επιθυμητά χαρακτηριστικά

Πύλη AND




$$Y = AB \quad \text{ή} \quad Y = A \cdot B \quad \text{ή} \quad Y = A \cap B$$

↳ το Y ισχύει με το A και το B

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

Πύλη OR




$$Y = A + B \quad \text{ή} \quad Y = A \cup B$$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

↳ το Y ισχύει με το A ή το B

πύλη XOR (exclusive OR) → πύλη ισοτιμίας (parity gate). ^{odd}



$$Y = A \oplus B$$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

παράγει έξοδο με την '1' (TRUE) αν ένα ή περισσότερα είσοδοι είναι 1 (TRUE) (πύλη ισοτιμίας)

πύλη NAND



$$Y = \overline{AB}$$

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0


πύλη NOR



$$Y = \overline{A+B}$$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

πύλη XNOR (πύλη άρτιας ισοτιμίας // even parity gate)



$$Y = \overline{A \oplus B}$$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

παράγει έξοδο με την '1' (TRUE) αν ένα άρτιο πλήθος εισόδων είναι 1 (TRUE).

οδηγός → παραδίδει μια έξοδο

Low (0) : 0 έως V_{OL}

High (1) : V_{OH} έως V_{DD}

δευτερεύουσα → δέχεται τιμή

0 έως V_{IL} → Low

V_{IH} έως V_{DD} → High

Περιθώρια θορύβου για το υψηλό και το χαμηλό λογικό επίπεδο

$$NM_L = V_{IL} - V_{OL}$$

$$NM_H = V_{OH} - V_{IH}$$

1.6.4 Χαρακτηριστική μεταφοράς DC

► Οι χαρακτηριστικές μεταφοράς DC μιας pulzης περιγράφουν την τάση εξόδου συνάρτηση της τάσης εισόδου όταν η είσοδος μεταβάλλεται εναλλάξ αρχά ώστε η έξοδος να μπορεί να συμβαδίσει.

► Ονομάζονται χαρακτηριστικές μεταφοράς επειδή περιγράφουν τη σχέση μεταξύ της τάσης εισόδου και της τάσης εξόδου.

Λογική αλληλεγγύη

► Τρόποι με τον οποίο υλοποιείται ηλεκτρονικά μια λογική πύλη (AND, OR, NOR).

• TTL

• CMOS

• LVTTTL

• LVCMOS

Διαφέρουν ως προς:

► Τον τύπο των τρανζίστιορ

► Λογικά επίπεδα τάσης

► Στην καταναλωση ισχύος

► Συμβατότητα υλν.

Στατική ηιερδρχία (αν υπάρχει οι λογικές τιμές μεταδίδονται αβιονίστα).

► Για λογικά εχίμυρεί είσοδο, κάθε στοιχείο τω υυλκώματος θα παράγει λογικά εχίμυρεί είσοδο

* Για να τιν ετασρωρίστουμε ορίουμε CΡΙΑ ΤΑΣΗΣ

Συμβολο Περιγραφή

V_{IL} Μέγιστη τάση που αναγνωρίζεται ως "0" στην είσοδο

V_{IH} Ελάχιστη τάση που αναγνωρίζεται ως "1" στην είσοδο

V_{OL} Μέγιστη τάση που αποδίδεται ως "0" στην είσοδο

V_{OH} Ελάχιστη τάση που αποδίδεται ως "1" στην είσοδο

Τρανζίστορ

► ηλεκτρικά ελκχούμενοι διασώητες που αχών (είναι ON) ή δεν αχών (είναι OFF) όταν σε ένα τετρασώο σημείο ελκχού (control terminal) εφαρμόζεται τάση ή ρεύμα.

► Δύο κύριοι τύποι τρανζίστορ:

► τρανζίστορ διπολίου επαφής (bipolar junction transistors)

► τρανζίστορ φαινομένου πεδίου ημιαγωγώ μεταλλού

οξειδίου (metal-oxide-semiconductor field effect transistors)

(τρανζίστορ MOSFET ή τρανζίστορ MOS).

→ αποτέλεσμα ηλκχού τα δοκιμαστικά στοιχεία αχέδου όλω

των ηλεκτρικών συστημάτων

Τρανζίστορ MOSFET (n Mos)

- n Mos } Διαφορές : → είδω φορτίου που αχαι
 - p Mos } το ρεύμα
- πως ενεργοποιούνται

CMOS → συνδυασμός 2 τρανζίστορ MOSFET $\begin{matrix} \nearrow \text{n Mos} \\ + \\ \searrow \text{p Mos} \end{matrix}$

Τρανζίστορ τύπου n / n Mos

- ηχη (source) και υποδοχή (drain)





► Περιέχει με νοδωτές τύπου n οι οποίες συνδέονται με την γη

→ κατασκευάζονται σε ένα υποστρώμα ημιαγωγικού τύπου p.



Τρανζίστορ p Mos

- ηχη και υποδοχή τύπου p



→ κατασκευάζονται σε υποστρώμα ημιαγωγικού τύπου n.



(α) n Mos



(β) p Mos



Γενικά:

p Mos

Input	Output
Low(0)	High(1)
High(1)	Low(0)


n Mos

Input	Output
Low(0)	Low(0)
High(1)	High(1)

Πύλη NOT σε τεχνολογία CMOS

► Στην τεχνολογία CMOS (Complementary MOS) χρησιμοποιούνται μαζί και τα 2 είδη τρανζίστρια MOSFET, δηλαδή nMOS, pMOS.

CMOS inverter




► Στο τρανζίστριο nMOS (NL) συνδέεται η πηγή (S) στο GND (τελικό)

► Στο τρανζίστριο pMOS (PL) συνδέεται η πηγή (S) στο VDD (παραγωγή)

► Οι πύλες (g) των NL, PL ανδρουνται στην είσοδο A

► Οι υποδοχές (d) των NL, PL ανδρουνται στην έξοδο Y.

Γενική μορφή λογικής πύλης CMOS



► Το διώττω pMOS
τοποθετείται ανάμεσα στην τάση VDD και την έξοδο

Είσοδο L/O

► Το διώττω nMOS
τοποθετείται ανάμεσα στην έξοδο και την τάση 0V (GND)

Διώττω

► τρανζίστριο συνδεδεμένα παραλληλά

• το διώττω είναι ON αν οποιοδήποτε από τα τρανζίστριο είναι ON

► τρανζίστριο συνδεδεμένα σε σειρά

• το διώττω είναι ON μόνο αν ON τα τρανζίστριο είναι ON.

- * nMOS ON at 1 $\rightarrow$ series for AND, parallel for OR
- pMOS ON at 0 $\rightarrow$ series for OR, parallel for AND


► Σε μια CMOS πυλη που λειτουργεί σωστά σε υαθε δεδομένη στιγμή το ένα υπό τα δύο διύτω πρέπει να είναι ON και το άλλο OFF, έτσι ώστε η εγδο να μην βραχυκυκλώνει ή να παραμένει κτεωρη.

Κανόνες των συμπληρωματικών αγωγιμότητας

► Όταν τα τρανζίστορ nMOS είναι συνδεδεμένα σε σειρά (πράξη AND), τα τρανζίστορ pMOS πρέπει να είναι συνδεδεμένα παράλληλα.

► Όταν τα τρανζίστορ nMOS είναι συνδεδεμένα παράλληλα (πράξη OR), τα τρανζίστορ pMOS πρέπει να είναι συνδεδεμένα σε σειρά.

CMOS πυλη NAND-2




► στο διύτω nMOS τα 2 τρανζίστορ συνδύνονται σε σειρά ως να πνεί η πράξη AND

► στο διύτω pMOS τα 2 τρανζίστορ συνδύνονται παράλληλα λόγω του κανονά συμπληρωματικών αγωγιμότητας.

A	B	P1	P2	N1	N2	Y
0	0	ON	ON	OFF	OFF	1
0	1	ON	OFF	OFF	ON	1
1	0	OFF	ON	ON	OFF	1
1	1	OFF	OFF	ON	ON	0

CMOS πύλη NOR-2




- Στο δίπλωο nMOS τα 2 τρανζίστιορ συνδεούνται παράλληλα ώστε να γίνει η ποσότητα OR
- Στο δίπλωο pMOS τα 2 τρανζίστιορ συνδεούνται σε σειρά, λόγω του μονοαξονικού των συμπληρωματικών αγωγιμότητας

A	B	P1	P2	N1	N2	Y
0	0	ON	ON	OFF	OFF	1
0	1	ON	OFF	OFF	ON	0
1	0	OFF	ON	ON	OFF	0
1	1	OFF	OFF	ON	ON	0

Πύλη μεταδόσης (transmission gates)

► Το τρανζίστιορ nMOS όταν αδει (είναι ON) μεταφέρει «υπόλοιπο» από την πηγή (source) στην υποδοχή (drain) το '0'.

► Το τρανζίστιορ pMOS όταν αδει (είναι ON) μεταφέρει «υπόλοιπο» από την πηγή (source) στην υποδοχή (drain) το '1'.



► Η πύλη μεταδόσης είναι ο παράλληλος συνδυασμός των 2 τρανζίστιορ nMOS και pMOS που μεταφέρει υπόλοιπο και το '1' μεταξύ των κορμών A, B.

• Αναφέρει ένα σήμα ενεργοποίησης (enable) EN με το συμπληρωματικό του $\bar{EN}$

► Όταν $EN=1$ και $\bar{EN}=0$, η πύλη μεταδόσης είναι ON και συνδέεται ο κορμός A με τον κορμό B.

► Όταν $EN=0$ και $\bar{EN}=1$, η πύλη μεταδόσης είναι OFF και δεν συνδέεται ο κορμός A με τον κορμό B.

Κατανάλωση Ισχύος

► η ποσότητα της ενέργειας που καταναλώνεται ανά μονάδα χρόνου λέγεται καταναλωση ισχύος.

► τα ψηφιακά συστήματα καταναλώνουν ισχύ δυναμικά, αλλά και στατικά.

Δυναμική ισχύς

• η καταναλωση ισχύος καθώς τα σήματα μεταβαλλονται μεταξύ του 0 και του 1

$$P_{dynamic} = \alpha C V_{DD}^2 f$$

$\alpha \rightarrow$ παράγων δραστηριότητας

$C \rightarrow$ η συνολική χωρητικότητα

$V_{DD} \rightarrow$ τάση τροφοδοσίας

$f \rightarrow$ η συχνότητα λειτουργίας του τμήτ

Στατική ισχύς

• η καταναλωση ισχύος όταν τα τρανζίστρες είναι Off λόγω του ρεύματος διαρροής I_{DD} στο τμήτ.

$$P_{static} = I_{DD} V_{DD}$$

Παράγων δραστηριότητας α . (συνεχίζεται με το σήμα του ρολογιού)

► το σήμα του ρολογιού μεταβαίνει από το 0 στο 1 και από το 1 στο 0 μια φορά σε κάθε κύκλο. Συνεπώς έχω $\alpha=1$.

► Όταν τα δεδομένα αλλάζουν μια φορά σε κάθε κύκλο $\alpha=0.5$.

► Σε τυχαία δεδομένα παρατηρείται αλλαγή σε κάθε δύο κύκλους, $\alpha=0.25$.

► Τυπική τιμή $\alpha=0.1$, λόγω ύπαρξης αδρανών κυκλωμάτων στο τμήτ.